Find Jobs
Hire Freelancers

Verilog Task with Icarus Verilog

$10-30 AUD

En curso
Publicado hace más de 5 años

$10-30 AUD

Pagado a la entrega
ALU Design as per instructions in Verilog Task . Simulation done using Icarus VERILOG
ID del proyecto: 18055403

Información sobre el proyecto

9 propuestas
Proyecto remoto
Activo hace 5 años

¿Buscas ganar dinero?

Beneficios de presentar ofertas en Freelancer

Fija tu plazo y presupuesto
Cobra por tu trabajo
Describe tu propuesta
Es gratis registrarse y presentar ofertas en los trabajos
Adjudicado a:
Avatar del usuario
Kindly mail your requirements.
$30 AUD en 1 día
0,0 (0 comentarios)
0,0
0,0
9 freelancers están ofertando un promedio de $31 AUD por este trabajo
Avatar del usuario
Dear sir I have more than 10 years experience in digital design using verilog please check my profile also please message me so that we can discuss Best regards
$30 AUD en 1 día
4,9 (463 comentarios)
8,0
8,0
Avatar del usuario
A highly-skilled FPGA engineer with 7+ years experience and hundreds of FPGA/Verilog/VHDL projects using Xilinx/Altera FPGA Design Tools and Digital Logic Design using LogiSim/CEDAR. Founder of FPGA4student. Expertise: FPGA, Verilog, VHDL, Xilinx ISE, Vivado, Altera Quartus, Modelsim, Logisim, CEDAR, MIPS Assembly, PLP Tools, Qtspim, MARS, PCB Design, Altium Designer, OrCAD, PSpice, Proteus, Arduino, CMOS VLSI Design, Cadence Virtuoso, Layout XL, Digital IC Design from RTL to GDSII, Analog IC Design.
$25 AUD en 1 día
4,9 (130 comentarios)
6,6
6,6
Avatar del usuario
Hello! Please check my profile and reviews to know a bit about me and my work. It would be great if I could help you out.
$25 AUD en 1 día
4,9 (84 comentarios)
6,3
6,3
Avatar del usuario
Can you please share the specs of ALU you want? and the simulation details. I have already designed many ALU's. It can be completed within no time.
$55 AUD en 1 día
5,0 (1 comentario)
2,2
2,2
Avatar del usuario
Throughout my education years, I have designed many processor datapaths and a CPU. My CPU was handling 8-bit applications such as text parsing, n-long array computation and etc. While doing those projects, I have already designed ALU blocks in VHDL. I can easily covert them into verilog. Moreover, I am writing systemverilog code everyday while i am completing the FPGA verification tasks. Therefore, I believe that my skills are totally compatible with the requirement of yours. I look forward to hear from you.
$28 AUD en 1 día
0,0 (0 comentarios)
0,0
0,0
Avatar del usuario
I have 13 years of professional experience in digital design and verification. So I can write the code for ALU in Verilog and simulate and verify it using Icarus Verilog.
$25 AUD en 1 día
0,0 (0 comentarios)
0,0
0,0
Avatar del usuario
Please share the details of the project. I am highly experienced in working on projects relevant to Verilog HDL and implementing them on FPGA development boards.
$25 AUD en 1 día
0,0 (0 comentarios)
0,0
0,0

Sobre este cliente

Bandera de INDIA
Nagpur, India
4,9
77
Forma de pago verificada
Miembro desde jul 31, 2013

Verificación del cliente

¡Gracias! Te hemos enviado un enlace para reclamar tu crédito gratuito.
Algo salió mal al enviar tu correo electrónico. Por favor, intenta de nuevo.
Usuarios registrados Total de empleos publicados
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Cargando visualización previa
Permiso concedido para Geolocalización.
Tu sesión de acceso ha expirado y has sido desconectado. Por favor, inica sesión nuevamente.