convert Verilog to VHDL (part2)

En curso Publicado Jan 2, 2011 Pagado a la entrega

$30-250 USD

Pagado a la entrega

En curso Pagado a la entrega

Convert a Verilog source code to VHDL

Ingeniería eléctrica Electrónica Mathlab y Mathematica

Nº del proyecto: #900189

Sobre el proyecto

4 propuestas Proyecto remoto Activo Jan 2, 2011

¿Quieres ganar algo de dinero?

Beneficios de ofertar en Freelancer

Establece tu presupuesto y plazo

Cobra por tu trabajo

Describe tu propuesta

Registrarse y ofertar en los trabajos es gratis

Publicar un proyecto como este